
Junior Analog IC Layout Engineer – Transistor-Level Design - Milano - T248A404803
- Milano
- Tempo indeterminato
- Full time
- Creazione del layout di blocchi analogici deep-submicron e BCD: amplificatori fully-differential, band-gap reference, regolatori di tensione, etc.
- Applicazione di tecniche di matching avanzato (common-centroid, interdigitazione, simmetrie), guard-ring, shielding e isolamento substrato.
- Routing manuale di rete di alimentazione e segnali sensibili con minimizzazione di parassite R/C e couplage capacitivo.
- Esecuzione e debug di DRC, LVS e PEX (Cadence Assura/PEX, Siemens Calibre) con focus su accuratezza di estrazione.
- Collaborazione stretta con analog circuit designer per iterazioni di layout-versus-schematic e ottimizzazione area/performance.
- Preparazione della documentazione di release (check-list, waiver, change-log) nel rispetto delle procedure di qualità interne.
- Partecipazione a design review e programmi di formazione continua su metodologia e tool CAD.
- Economics: contratto a tempo indeterminato CCNL Commercio.
- Crescita: mentorship strutturata con senior layout engineer, corsi EDA, partecipazione a conferenze (DATE, ISPD).
- Sede: uffici in centro Milano, prossimi a trasporti e servizi; modello di smart working ibrido.
- Socialità: attività di team-building ed eventi regolari per rafforzare lo spirito di squadra.
- Benefit: bonus annuale legato ai risultati, mensa interna/buoni pasto, assicurazione sanitaria.